НАУКОВІ РОБОТИ ЗДОБУВАЧІВ ВИЩОЇ ОСВІТИ

Permanent URI for this communityhttps://ekhsuir.kspu.edu/handle/123456789/10243

Browse

Has files: YesSubject: search.filters.subject.formal verification

Search Results

Now showing 1 - 2 of 2
  • No Thumbnail Available
    Item
    ПРОЕКТУВАННЯ ТА РОЗРОБКА ВЕБСЕРВІСУ “ALGEBRAIC VIRTUAL MACHINE”
    (2025) Михальчевський, В. М.
    Ця робота присвячена створенню веб-додатку для використання засобів алгебраїчного аналізу. Існуючи сервіси аналізу коду, смарт контрактів тощо., мають вузьку спеціалізацію, мають складний неінтуїтивний інтерфейс, не дозволяють зручно зберігати дані проєктів , та результати їх перевірок, що ускладнює користування даними сервісами. Аналіз моделі проєкту на ранніх етапах розробки зменшує кількість помилок які будуть виникати в майбутньому, тому розробка зручного інтерфейсу для проведення аналізів може зацікавити широке коло фахівців. Виходячи з цього, тема роботи є актуальною. Метою даної роботи було реалізувати серверну частину додатку, клієнтський інтерфейс та взаємодію між ними для передачі даних. This work is dedicated to creating a web application for using algebraic analysis tools. Existing services for code or smart contract analysis are often narrowly specialized, have complex, non-intuitive interfaces, and do not allow convenient storage of project data and verification results, which complicates their use. Analyzing a project model in the early stages of development reduces the number of future errors, so developing a user-friendly interface for analysis could be of interest to a wide range of specialists. Therefore, the topic is relevant. The goal of this work was to implement the server-side of the application, the client interface, and the interaction between them for data transmission.
  • No Thumbnail Available
    Item
    Аналіз та побудова інсерційної моделі апаратури інтегральної схеми
    (2020) Болгарін, Т. О.
    Робота присвячена аналізу та розробці інсерційної моделі апаратури інтегральної схеми. Метою роботи є створення інсерційної семантики мови VHDL, а також розробка транслятора, здатного перетворювати проєкти VHDL у інсерційну модель. Наукова новизна у тому, що було вперше проведено опис інсерційної семантики мови VHDL. Практичне значення роботи полягає у тому, що отриману семантику та транслятор можна використовувати для побудови інсерційних моделей проєктів VHDL для формальної верифікації. The work is devoted to the analysis and development of an insertion model of hardware of an integrated circuit. The aim of the work is to create the insertion semantics of the VHDL language, as well as to develop a translator capable of converting VHDL projects into an insertion model. The scientific novelty is that the insertion semantics of the VHDL language was described for the first time. The practical significance of the work is that the obtained semantics and translator can be used to build insertion models of VHDL projects for formal verification.